#### ⑫ 公 開 特 許 公 報 (A) 平1-241858

Int. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)9月26日

H 01 L 27/04

C-7514-5F

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称

MIS型容量素子

21)特 願 昭63-70064

22出 額 昭63(1988) 3 月24日

@発明者 林 敬 治 大阪府門真市大字門真1006番地 松下電子工業株式会社内

個発 明 者 秋 山 明 者

男

大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地 松下電子工業株式会社内

個発 ②出 願 人 玉川 信 行

大阪府門真市大字門真1006番地

松下電子工業株式会社 四代 理 人 弁理士 中尾 敏男

外1名

阴

1、発明の名称

MIS观容量紫子

- 2、特許請求の範囲
  - (1) 半導体基板内に金属-絶縁膜-半導体構造の 第1容量および第2容量を作り込み、前記第1容 量の企属電極を第2容量の半導体側電極と接続し、 さらに、第1容量の半導体側電極を第2、容量の金 **属電橱と接続して複合化したことを特徴とする** MIS型容量菜子。
- (2) 第1容量と第2容量が同一形状に設定されて いることを特徴とする特許請求の範囲第1項に記 敵のMIS型容量案子。
- 3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路、特にリニア回路等で 用いられる対称な回路形式の下で使用するのに好 適なMIS形半導体容量素子に関するものである。

従来の技術

半導体集積回路内へ集積化される容量素子の一

つとして、MIS形容量素子が知られている。

第3図は、バイポーラ形半導体集積同路内に作 り込まれるMIS形容量素子の構造を示す図であ り、P型シリコン基板1の上に形成したN型エピ タキシャル層を P<sup>†</sup>型絶縁分離領域2 で島状に分離 して形成したN型エピタキシャル島領域3の中に、 この領域よりも不純物機度の高いN型拡散領域4 ならびに高不純物濃度のN型コンタクト拡散領域 5を作り込み、さらに、N型拡散領域4の表面を 覆う二酸化シリコン膜6の上に一方の電極となる 金属層でを形成するとともに、N型コンタクト拡 散領域 5 に他方の電板となる金属層 8 を付設した 構造となっている。なお、9は高不能物膜皮のN 型埋込領域である。とのMIS型容景楽子では二 酸化シリコン版6を誘電体層とする容量が形成さ れる。

発明が解決しようとする課題

とのような構造のMIS型容量案子では、電極 8の側にN型拡散領域4によって付与される直列 抵抗とP型基板をとの間に形成されるPN接合に

よって付与される接合容量が付加されて非対称性を示す。このため、リニア回路で使用される対称な回路にこの構造のMIS型容量素子を用いると、回路の対称性が損われ、回路の性能が極端に悪くなる問題があった。また、通常のMOS集積回路内に作り込まれるMIS型容量素子では、接合容量の付加はないが、直列抵抗は依然として付加されるため回様の問題があった。

### 課題を解決するための手段

#### 作 用

この構造によれば、MIS型容量素子の両電極 に直列抵抗、接合容量等が付加される。

実 施 例

5 ..

第2図は、第1図で示したMIS型容量素子の等価回路図であり、端子(金属層)13には、第1容量によってもたらされる直列抵抗R<sub>1</sub>と接合容量によってもたらされる直列抵抗R<sub>2</sub>と接合容量によってもたらされる直列抵抗R<sub>2</sub>と接合容量によってもたらされる直列抵抗R<sub>2</sub>と接合容量でj<sub>2</sub>が付加されたものとなる。したがって、端子12と13の対称性が著るしく向上する。特に、第1容量と第2容量の寸法を等しく設定し、両容量素子の形状を対称とするならば、端子12と13の対称性は怪空完全に近いものとなる。

## 発明の効果

本発明によれば、電極の対称性を高めたMIS

以下に図面を参照して本発明のMIS型容量素 子について詳しく説明する。

第1図は、バイポーラ集積回路内に作り込まれ た本発明のMIS型容量素子の形状を示す平面図 であり、2個のMIS型容量素子C、とC。が並設 されている。とれらのMIS型容量素子C1,C2 のX-X線およびY-Y線に沿った断面構造は、 第3図で示した構造と同じである。ところで、本 発明のMIS型容量素子では、第1容量で、と第 2容量C。の周囲はP型色線分離領域2によって 包囲され、互いに分離されているが、容量形成域 10と11の上に位置し、第1容量および第2容 量の各一方の電極となる金属層12と13の一部 が、第2容量および第1容量の側にまで延び、金 **属層12が第2容量の半導体側電極窓14内の半** 導体基板面(コンタクト拡散領域面)に接続され、 一方、金属層13が第1容量の半導体側電極窓16 内の半導体基板面に接続された複合構造となって いる。この構造によれば、金属簡12と13を端 子とし、この間に第1容量 $C_1$ と第2容量 $C_2$ が

6 -- 2

型容量案子が実現され、対称な回路にこのMIS型容量案子を用いるならば、回路性能の悪化を防ぐことができる。また、本発明のMIS型容量素子は、集積回路の基本プロセスに変更をもたらすことがなく、マスクの変更のみで実現可能な構造であるため、これの作り込みで作業性が損われるおそれもない。


## 4、図面の簡単な説明

第1図は本発明のMIS型容量素子の形状を示す平面図、第2図は第1図で示すMIS型容量素子の等価回路図、第3図はバイポーラ集積回路内に作り込まれた従来のMIS型容量素子の断面構造図である。

1 …… P型シリコン基板、2 …… P<sup>+</sup>型絶縁分離 領域、3 …… N型エピタキシャル島領域、4 …… N型拡散領域、5 …… N型コンタクト拡散領域、 6 ……二酸化シリコン族、7 . 8 ……金属層、9 …… N<sup>+</sup>型埋込領域、1 O . 1 1 ……容量形成域、 1 2 . 1 3 ……金属層(端子)、1 4 . 1 5 …… 半導体側電極窓、R<sub>1 . R<sub>2</sub> ……直列抵抗、C<sub>i1</sub> .</sub> 7 ....

C<sub>j2</sub>……接合容量。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



1--- P型シリコン基板
2--- P型絶縁分離領域
3--- N型エピタキシャルを領域
4--- N型拡散領域
5--- N型コンタクト拡散領域
6--- 二酸化シリコン膜
7.8--- 金馬喜

# 第 3 図

